MARC状态：审校 文献类型：中文图书 浏览次数：24
- 题名/责任者:
- 人工智能硬件加速器设计:challenges and solutions/(美) Albert Chun Chen Liu, Oscar Ming Kin Law 王立宁 ... [等] 译
- 出版发行项:
- 北京:电子工业出版社,2025
- ISBN及定价:
- 978-7-121-49475-8/CNY89.00
- 载体形态项:
- 11, 192页, 4页图版:图 (部分彩图);26cm
- 丛编项:
- 经典译丛.人工智能与智能系统
- 个人责任者:
- 刘峻诚 (Liu, Albert Chun Chen) 著
- 个人责任者:
- 罗明健 (Law, Oscar Ming Kin) 著
- 个人次要责任者:
- 王立宁 译
- 学科主题:
- 人工智能-微处理器-硬件-加速器-设计
- 中图法分类号:
- TP18
- 中图法分类号:
- TP332
- 题名责任附注:
- 题名页题: 王立宁, 薛志光, 刘晖, 何俞勇译
- 责任者附注:
- 责任者Chun Chen Liu规范汉译姓名: 刘峻诚; 责任者Oscar Ming Kin Law规范汉译姓名: 罗明健
- 责任者附注:
- Albert Chun Chen Liu (刘峻诚), 加州大学洛杉矶分校电子工程博士, 本科毕业于台湾成功大学, 耐能人工智能公司创始人兼首席执行官。Oscar Ming Kin Law (罗明健), 加拿大多伦多大学电气与计算机工程博士,目前在耐能人工智能公司从事存算一体和智能机器人开发工作。他成功实现了深度学习技术与自动驾驶汽车、智能无人机、机械臂的结合。王立宁, 2000年毕业于北京邮电大学, 获工学博士学位。长期在海外从事集成电路相关设计工作, 曾经在英特尔研发中心从事FPGA的技术开发。曾经出版十多本相关技术图书或译著, 在二十多年的实践中, 获得三十多项国家发明专利授权。
- 书目附注:
- 有书目
- 提要文摘附注:
- 本书共9章, 以人工智能硬件芯片组织架构的核心处理单位“卷积神经网络”在系统架构层面的算力性能提升为目标, 在回顾了CPU、GPU和NPU等深度学习硬件处理器的基础上, 重点介绍主流的人工智能处理器的各种架构优化技术, 包括并行计算、流图理论、加速器设计、混合内存与存内计算、稀疏网络管理, 以及三维封装处理技术, 以业界公认的测试集与方法为依据, 展现不同架构设计的处理器在功耗、性能及成本指标等方面不同程度的提升, 深入探讨优化整体硬件的各种方法。
全部MARC细节信息>>