机读格式显示(MARC)

• 000 02408nam 2200349 450

• 001 0000651047

• 005 20251116104200.0

• 010 __ |a 978-7-121-49475-8 |d CNY89.00

• 100 __ |a 20250327d2025 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a afk a 000yy

• 106 __ |a r

• 200 1_ |a 人工智能硬件加速器设计 |A ren gong zhi neng ying jian jia su qi she ji |d = Artificial intelligence hardware design |e challenges and solutions |f (美) Albert Chun Chen Liu, Oscar Ming Kin Law |g 王立宁 ... [等] 译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2025

• 215 __ |a 11, 192页, 4页图版 |c 图 (部分彩图) |d 26cm

• 225 2_ |a 经典译丛 |A jing dian yi cong |i 人工智能与智能系统

• 304 __ |a 题名页题: 王立宁, 薛志光, 刘晖, 何俞勇译

• 314 __ |a 责任者Chun Chen Liu规范汉译姓名: 刘峻诚; 责任者Oscar Ming Kin Law规范汉译姓名: 罗明健

• 314 __ |a Albert Chun Chen Liu (刘峻诚), 加州大学洛杉矶分校电子工程博士, 本科毕业于台湾成功大学, 耐能人工智能公司创始人兼首席执行官。Oscar Ming Kin Law (罗明健), 加拿大多伦多大学电气与计算机工程博士,目前在耐能人工智能公司从事存算一体和智能机器人开发工作。他成功实现了深度学习技术与自动驾驶汽车、智能无人机、机械臂的结合。王立宁, 2000年毕业于北京邮电大学, 获工学博士学位。长期在海外从事集成电路相关设计工作, 曾经在英特尔研发中心从事FPGA的技术开发。曾经出版十多本相关技术图书或译著, 在二十多年的实践中, 获得三十多项国家发明专利授权。

• 320 __ |a 有书目

• 330 __ |a 本书共9章, 以人工智能硬件芯片组织架构的核心处理单位“卷积神经网络”在系统架构层面的算力性能提升为目标, 在回顾了CPU、GPU和NPU等深度学习硬件处理器的基础上, 重点介绍主流的人工智能处理器的各种架构优化技术, 包括并行计算、流图理论、加速器设计、混合内存与存内计算、稀疏网络管理, 以及三维封装处理技术, 以业界公认的测试集与方法为依据, 展现不同架构设计的处理器在功耗、性能及成本指标等方面不同程度的提升, 深入探讨优化整体硬件的各种方法。

• 410 _0 |1 2001 |a 经典译丛 |i 人工智能与智能系统

• 500 10 |a Artificial intelligence hardware design : challenges and solutions |A Artificial Intelligence Hardware Design : Challenges And Solutions |m Chinese

• 606 0_ |a 人工智能 |A ren gong zhi neng |x 微处理器 |x 硬件 |x 加速器 |x 设计

• 690 __ |a TP18 |v 5

• 690 __ |a TP332 |v 5

• 701 _1 |a 刘峻诚 |A liu jun cheng |g (Liu, Albert Chun Chen) |4 著

• 701 _0 |a 罗明健 |A luo ming jian |g (Law, Oscar Ming Kin) |4 著

• 702 _0 |a 王立宁 |A wang li ning |4 译

• 801 _0 |a CN |b 湖北三新 |c 20250327

• 905 __ |a WXCSXY |d TP18/1121