机读格式显示(MARC)

• 000 01190nam0 2200277 450

• 001 0000510603

• 005 20190615215700.0

• 010 __ |a 978-7-121-35829-6 |d CNY55.00

• 100 __ |a 20190220d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog设计 |A Eda Ji Shu Yu Verilog She Ji |9 EDA ji shu yu Verilog she ji |b 专著 |f 王金明，周顺编著

• 205 __ |a 2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2019.02

• 215 __ |a 339页 |c 图，照片 |d 26cm

• 300 __ |a 电子设计系列规划教材 普通高等教育“十三五”规划教材

• 330 __ |a 本书共10章，主要内容包括EDA技术概述，FPGA/CPLD器件概述，Quartus Prime集成开发工具，Verilog语法与要素，Verilog语句语法，Verilog设计进阶，Verilog常用外设驱动，有限状态机设计，Verilog Test Bench仿真，Verilog设计与应用等。

• 333 __ |a 本书适用于电子、通信、雷达、计算机应用、工业自动化、仪器仪表、信号与信息处理等专业学生

• 606 0_ |a 电子电路 |A Dian Zi Dian Lu |x 电路设计 |x 计算机辅助设计 |x 高等学校 |j 教材

• 690 __ |a TN702 |v 5

• 701 _0 |a 王金明 |A Wang Jin Ming |9 wang jin ming |4 编著

• 701 _0 |a 周顺 |A Zhou Shun |9 zhou shun |4 编著

• 801 _0 |a CN |b WXCSXY |c 20190615

• 905 __ |a WXCSXY |d TN702/99=2