机读格式显示(MARC)

• 000 01246nam0 2200301 450

• 001 0000461915

• 005 20171108202200.0

• 010 __ |a 978-7-5198-0146-5 |d CNY26.00

• 092 __ |b 4321500

• 100 __ |a 20170302d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a FPGA/CPLD设计与实践教程 |A Fpga/cpld She Ji Yu Shi Jian Jiao Cheng |f 沈莉丽，卢家凰，张志立编

• 210 __ |a 北京 |c 中国电力出版社 |d 2017.01

• 215 __ |a 180页 |c 图 |d 26cm

• 300 __ |a “十三五”普通高等教育本科规划教材

• 330 __ |a 本书共分4章，第1章为FPGA/CPLD概述，主要介绍了FPGA/CPLD的结构原理及开发应用选择；第2章介绍项目开发环境，主要对软件设计平台Quartus II及硬件实验平台KH—310进行介绍；第3章为基础实验，精选的10个实验项目内容涵盖了多个知识点；第4章为综合实验，包括数字钟、简易电子奏乐系统、数字频率计、出租车计费系统及交通灯控制系统的设计。

• 333 __ |a 高校电气工程相关师生

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计 |x 高等教育 |j 教材

• 610 0_ |a FPGA |A Fpga |a CPLD

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 沈莉丽 |A Shen Li Li |4 编

• 701 _0 |a 卢家凰 |A Lu Jie Huang |4 编

• 701 _0 |a 张志立 |A Zhang Zhi Li |4 编

• 801 _0 |a CN |b WXCSXY |c 20171108

• 905 __ |a WXCSXY |d TP332.1/39