机读格式显示(MARC)

• 000 01481nam0 2200361 450

• 001 0000214899

• 005 20171017160000.0

• 010 __ |a 978-7-03-022486-6 |d CNY40.00

• 100 __ |a 20080928d2008 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog设计 |A EDA ji shu yu Verilog she ji |f 王金明，冷自强编著

• 210 __ |a 北京 |c 科学出版社 |d 2008

• 215 __ |a 427页 |d 26cm

• 300 __ |a 高等院校信息与电子技术类规划教材 中国科学院教材建设专家委员会教材建设立项项目

• 312 __ |a 封面英文题名：EDA technology and verilog design

• 330 __ |a 本书以QuartusII、SynplifyPro/Synplify软件为平台，以Verilog-1995和Verilog-2001为语言标准，以可综合的设计为重点，以大量经过验证的数字设计实例为依据，阐述了EDA设计方法与设计技术，讨论了设计优化的问题。

• 510 1_ |a EDA technology and verilog design |z eng

• 606 0_ |a 电子电路 |A Dian Zi Dian Lu |j 教材 |x 计算机辅助设计 |x 应用软件 |x 高等学校

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |j 教材 |x 程序设计 |x 高等学校

• 606 0_ |a 电子电路 |A Dian Zi Dian Lu

• 606 0_ |a 计算机辅助设计 |A Ji Suan Ji Fu Zhu She Ji

• 606 0_ |a 应用软件 |A Ying Yong Ruan Jian

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan

• 606 0_ |a 程序设计 |A Cheng Xu She Ji

• 690 __ |a TN702 |v 4

• 690 __ |a TP312VH |v 4

• 701 _0 |a 王金明 |A wang jin ming |c (计算机) |4 编著

• 701 _0 |a 冷自强 |A leng zi qiang |4 编著

• 801 _0 |a CN |b WXCSXY |c 20130622

• 905 __ |a WXCSXY |d TN702/99