机读格式显示(MARC)

• 000 00992nam0 2200265 450

• 001 0000492818

• 005 20171205081900.0

• 010 __ |a 978-7-121-30097-4 |d CNY49.90

• 100 __ |a 20170215d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A Shu Zi Xi Tong She Ji Yu Verilog Hdl |9 shu zi xi tong she ji yu Verilog HDL |f 王金明编著

• 205 __ |a 6版

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 11,390页 |c 图 |d 26cm

• 330 __ |a 本书根据EDA课程教学要求,以提高数字设计能力为目的,系统阐述FPGA数字系统开发的相关知识,主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP271 |v 5

• 690 __ |a TP312 |v 5

• 701 _0 |a 王金明 |A Wang Jin Ming |9 Wang Jin Ming |4 编著

• 801 _0 |a CN |b WXCSXY |c 20171201

• 905 __ |a WXCSXY |d TP271/21=6