机读格式显示(MARC)

• 000 01612nam 2200337 450

• 001 0000272317

• 005 20140510104900.0

• 010 __ |a 978-7-121-21520-9 |d CNY69.00

• 100 __ |a 20131031d2013 em y0chiy0120 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a FPGA高手设计实战真经100则 |A FPGA Gao Shou She Ji Shi Zhan Zhen Jing 100 Ze |d = 100 power tibs for FPGA designers |f (美) Evgeni Stavinov著 |g 朱江译 ... [等] |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2013.10

• 215 __ |a 392页 |c 图 |d 26cm

• 304 __ |a 题名页题其余责任者: 尹廷辉, 乔庐峰, 薛红

• 306 __ |a 本书由Evgeni Stavinov授权

• 314 __ |a 责任者Stavinov规范充译姓: 斯塔维诺夫

• 330 __ |a 目前，FPGA逻辑设计已经成为一个高度专业化的硬件设计领域，它需要设计者熟练地掌握设计工具，深刻理解FPGA的内在结构及灵活运用设计语言，从而能够有效地完成复杂的设计任务。本书旨在系统地和读者分享这些知识与经验，帮助电子工程师和学生提高其FPGA设计技能。读者可以从书中发现有价值的实用设计经验，这些经验在其他相关的教材中较少涉及。本书以Xilinx公司的FPGA和集成开发环境为应用背景，示例以Verilog HDL为设计语言。

• 333 __ |a 本书适合具有一定经验并希望提高工程设计能力的工程师阅读

• 500 10 |a 100 power tibs for FPGA designers |m Chinese

• 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP332.1 |v 4

• 701 _1 |a 斯塔维诺夫 |A Si Ta Wei Nuo Fu |g (Stavinov, Evgeni) |4 著

• 702 _0 |a 朱江 |A Zhu Jiang |4 译

• 702 _0 |a 尹廷辉 |A Yin Ting Hui |4 译

• 702 _0 |a 乔庐峰 |A Qiao Lu Feng |4 译

• 801 _0 |a CN |b WXCSXY |c 20140510

• 905 __ |a WXCSXY |d TP332.1/15