机读格式显示(MARC)

• 000 01029nam0 2200289 450

• 001 0000106432

• 005 20110804120000.0

• 010 __ |a 978-7-121-12021-3 |d CNY29.00

• 100 __ |a 20101223d2011 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及实践 |A Verilog HDL shu zi xi tong she ji ji shi jian |f 刘睿强, 童贞理, 尹洪剑编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2011.01

• 215 __ |a 213页 |c 图 |d 26cm

• 320 __ |a 有书目

• 330 __ |a 本书主要内容包括: Verilog HDL层次化设计、Verilog HDL基本语法、Verilog HDL基本语法、时序逻辑建模、行为级仿真模型建模、各层次Verilog HDL描述形式与电路建模等。

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |j 教材

• 610 0_ |a VHDL语言 |A VHDL yu yan

• 690 __ |a TP312VH |v 4

• 690 __ |a TP312 |v 4

• 701 _0 |a 刘睿强 |A liu rui qiang |4 编著

• 701 _0 |a 童贞理 |A tong zhen li |4 编著

• 701 _0 |a 尹洪剑 |A yin hong jian |4 编著

• 801 _0 |a CN |b WXCSXY |c 20110804

• 905 __ |a WXCSXY |d TP312/592