机读格式显示(MARC)

• 000 01185nam0 2200265 450

• 001 0000170612

• 005 20141220130300.0

• 010 __ |a 978-7-5124-0790-9 |d CNY36.00

• 100 __ |a 20120731d2012 em y0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 轻松成为设计高手 |A Qing Song Cheng Wei She Ji Gao Shou |e Verilog HDL实用精解 |f EDA先锋工作室编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2012

• 215 __ |a 239页 |c 图 |d 24cm

• 320 __ |a 有书目 (第239页)

• 330 __ |a 本书大致可以分为三个部分：第1，2，3章描述了Verilog HDL语言的基本概念、设计流程、语法与建模方式；第4，5，6章讨论如何合理使用Verilog HDL描述高性能的可综合电路；第7，8章重点描述了如何编写测试激励，以及Verilog的仿真原理；最后在第9章对HDL语言的发展趋势做了展望。

• 333 __ |a 高等院校通信工程、电子工程、计算机、微电子与半导体学理工专业教材，FPGA/CPLD逻辑设计工程师、IC工程师、硬件电路设计工程师。

• 517 1_ |a Verilog HDL实用精解 |A Verilog HDL Shi Yong Jing Jie

• 606 0_ |a VHDL语言 |A VHDL Yu Yan |x 程序设计

• 690 __ |a TP312 |v 4

• 711 02 |a EDA先锋工作室 |A EDA Xian Feng Gong Zuo Shi |4 编著

• 801 _0 |a CN |b 江苏新华 |c 20120731

• 905 __ |a WXCSXY |d TP312/866