机读格式显示(MARC)

• 000 01408nam0 2200349 450

• 001 0000287426

• 005 20141214224200.0

• 010 __ |a 978-7-121-22193-4 |d CNY95.00

• 100 __ |a 20140429d2014 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |A Verilog HDL gao ji shu zi she ji |d Advanced digital design with the Verilog HDL |f (美)Michael D. Ciletti著 |g 李广军，林水生，阎波等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 14,649页 |d 26cm

• 300 __ |a 国外电子与通信教材系列

• 305 __ |a 据原书第2版译出

• 305 __ |a 由Pearson Education（培生教育出版集团）授权出版

• 330 __ |a 本书内容包括：集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。

• 510 1_ |a Advanced digital design with the Verilog HDL |z eng

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |j 教材

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan

• 606 0_ |a 程序设计 |A Cheng Xu She Ji

• 690 __ |a TP312VH |v 5

• 690 __ |a TP312VH |v 4

• 701 _0 |c (美) |a 奇莱蒂 |A qi lai di |c (Ciletti, Michael D.) |4 著

• 702 _0 |a 李广军 |A li guang jun |4 译

• 702 _0 |a 林水生 |A lin shui sheng |4 译

• 702 _0 |a 阎波 |A yan bo |c (计算机) |4 译

• 801 _0 |a CN |b WXCSXY |c 20141214

• 905 __ |a WXCSXY |d TP312VH/13