机读格式显示(MARC)

• 000 01383-nam0 200349- 450

• 001 0000177110

• 005 20140702233500.0

• 010 __ |a 978-7-121-08947-3 |d CNY39.00

• 100 __ |a 20100414d2009 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A Verilog HDL shu zi she ji yu zong he |b 专著 |d Verilog HDL |e a guide to digital design and synthesis |f (美)Samir Palnitkar著 |g 夏宇闻， 胡燕祥， 刁岚松等译 |z eng

• 205 __ |a 2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 16,306页 |d 26cm

• 300 __ |a 国外电子与通讯教材系列

• 305 __ |a 本书中文简体字版专有出版权由Pearson Education授权电子工业出版社 据原书第2版译出

• 330 __ |a 本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并介绍了Verilog 2001版的主要改进部分。

• 510 1_ |a Verilog HDL |e a guide to digital design and synthesis |z eng

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |j 教材

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan

• 606 0_ |a 程序设计 |A Cheng Xu She Ji

• 690 __ |a TP312VH |v 4

• 690 __ |a TP312 |v 4

• 701 _1 |c (美) |a 帕尔尼卡 |A pa er ni ka |c (Palnitkar, Samir) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 胡燕祥 |A hu yan xiang |4 译

• 702 _0 |a 刁岚松 |A diao lan song |4 译

• 801 _0 |a CN |b WXCSXY |c 20130312

• 905 __ |a WXCSXY |d TP312/914=2