机读格式显示(MARC)

• 000 01674nam 2200325 450

• 001 0000617398

• 005 20241209174200.0

• 010 __ |a 978-7-03-078383-7 |d CNY78.00

• 100 __ |a 20240510d2024 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a System Verilog硬件设计 |A SystemVerilog ying jian she ji |e RTL设计和验证 |f (印) 瓦伊巴夫·塔拉特著 |g 孙健, 魏东译

• 210 __ |a 北京 |c 科学出版社 |d 2024

• 215 __ |a xiv, 268页 |c 图 |d 26cm

• 225 2_ |a 数字IC设计工程师丛书 |A shu zi IC she ji gong cheng shi cong shu

• 312 __ |a 英文题名原文取自版权页

• 314 __ |a 瓦伊巴夫·塔拉特,“1 Rupee S T”的企业家和导师。

• 330 __ |a 本书侧重于使用SystemVerilog编写高效的RTL代码, 通过大量示例代码展示如何使用SystemVerilog进行硬件设计和验证。全书共分15章, 内容包括SystemVerilog的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。

• 410 _0 |1 2001 |a 数字IC设计工程师丛书

• 500 10 |a System Verilog for hardware description : RTL design and verification |A System Verilog For Hardware Description : Rtl Design And Verification |m Chinese

• 517 1_ |a RTL设计和验证 |A RTL she ji he yan zheng

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP312 |v 5

• 701 _1 |a 塔拉特 |A ta la te |g (Taraate, Vaibbhav) |4 著

• 702 _0 |a 孙健 |A sun jian |4 译

• 702 _0 |a 魏东 |A wei dong |4 译

• 801 _0 |a CN |b 湖北三新 |c 20240510

• 905 __ |a WXCSXY |d TP312/2339