机读格式显示(MARC)

• 000 01335nam0 2200313 450

• 001 0000508552

• 005 20181126212600.0

• 010 __ |a 978-7-5603-6721-7 |d CNY68.00

• 100 __ |a 20170905d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 230000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计 |A Verilog Hdl Shu Zi Xi Tong She Ji |d Digital design using verilog HDL |f 王建民，田晓华，江晓林编著 |z eng

• 210 __ |a 哈尔滨 |c 哈尔滨工业大学出版社 |d 2017

• 215 __ |a 380页 |d 26cm

• 300 __ |a “十二五”国家重点图书出版规划项目 电子与信心工程系列 由黑龙江省精品图书出版工程专项资金资助出版

• 330 __ |a 本书通过大量完整的实例介绍了基于Verilog HDL进行数字系统设计的基本原理、概念和方法。全书重点关注基于HDL的寄存器传输级(Register Transfer Level，RTL)的数字系统设计，主要内容包括数字电路基础回顾、组合逻辑设计、规则时序逻辑、有限状态机以及FSMD的设计等。

• 510 1_ |a Digital design using verilog HDL |z eng

• 606 0_ |a 数字集成电路 |A Shu Zi Ji Cheng Dian Lu |x 电路设计 |x 计算机辅助设计

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计

• 610 0_ |a EDA |A Eda

• 690 __ |a TN431.2 |v 5

• 690 __ |a TP312VH |v 5

• 701 _0 |a 王建民 |A Wang Jian Min |4 编著

• 701 _0 |a 田晓华 |A Tian Xiao Hua |4 编著

• 701 _0 |a 江晓林 |A Jiang Xiao Lin |4 编著

• 801 _0 |a CN |b 91MARC |c 20170905

• 905 __ |a WXCSXY |d TN431.2/17