机读格式显示(MARC)

• 000 01060nam0 2200265 450

• 001 0000241187

• 005 20131031142600.0

• 010 __ |a 978-7-302-31470-7 |d CNY29.50

• 100 __ |a 20130605d2013 em y0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL与Cadence的数字系统设计开发技术 |A Ji Yu Verilog HDL Yu Cadence De Shu Zi Xi Tong She Ji Kai Fa Ji Shu |f 解本巨编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2013.5

• 215 __ |a 262页 |c 图 |d 26cm

• 320 __ |a 有书目

• 330 __ |a 本书列举了几个常用芯片的语言描述；原理图设计和制版技术是一个连续的技术实现过程，以应用的数字系统为基础，提供了最为快捷的学习方法：“原理图→网络表→焊盘、封装、制版→导入网络表→布局→覆铜→布线→后处理→送厂家制版”的设计指导思想。

• 333 __ |a 嵌入式数字系统开发的技术指导书，硬件技术设计爱好者。

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计 |x 高等学校 |j 教材

• 690 __ |a TP271 |v 5

• 690 __ |a TP271 |v 4

• 701 _0 |a 解本巨 |A Jie Ben Ju |4 编著

• 801 _0 |a CN |b WXCSXY |c 20131031

• 905 __ |a WXCSXY |d TP271/16