机读格式显示(MARC)

• 000 01378nam0 2200241 450

• 001 0000277220

• 005 20140626161200.0

• 010 __ |a 978-7-5124-1366-5 |d CNY89.00

• 100 __ |a 20140122d2014 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 用于逻辑综合的VHDL |A Yong Yu Luo Ji Zong He De Vhdl |f (美)拉什顿(Rushton,A.)著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2014.1

• 215 __ |a 453页 |d 26cm

• 330 __ |a 本书作者曾作为数字电路自动综合工具的设计者在著名EDA公司工作多年，所以他对VHDL描述与综合后生成的电路结构之间的关系有着深刻的理解。当他转业到大学，担任数字系统设计教学工作后，由于他理解深刻，所以编写的教材在语言描述和电路结构相互关系方面的阐述确实远比其他作者清晰，对读者有很好的启发和帮助。这本书之所以能出第3版，不但与综合器的迅速发展有关，与作者本人拥有广大的读者群也有密切的关系。国内由于熟悉这一领域的专家几乎没有，这方面的教材也是一个空白，翻译本书能填补这一领域的空白，并提高我国大学和研究生的数字集成电路设计的工程教育水准，也能给我国年轻一代的数字设计师提供有力的支持，使他们设计的由自动综合工具所生成的电路结构更加明确，从而使电子系统更加稳定可靠，节省资源。

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计

• 690 __ |a TP312 |v 4

• 701 _0 |a (美)拉什顿(Rushton |A ( Mei ) La Shen Dun (rushton |4 )著

• 701 _0 |a A.) |A A.) |9 A . ) |4 著

• 801 _0 |a CN |b WXCSXY |c 20140626

• 905 __ |a WXCSXY |d TP312/1252