机读格式显示(MARC)

• 000 01038n|m0 2200277 450

• 001 0000231531

• 005 20130630221200.0

• 010 __ |a 7-115-13204-6 |d CNY36.00

• 100 __ |a 20050413d2005 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 135 __ |a drbn ---auuuu

• 200 1_ |a Verilog HDL程序设计与应用 |A Verilog HDL cheng xu she ji yu ying yong |f 王伟编著

• 210 __ |a 北京 |c 人民邮电出版社 |d 2005

• 215 __ |a 350页 |d 26cm

• 325 __ |a 电子复制品

• 330 __ |a 本书详细讲解了Verilog HDL语法知识和基本应用，通过50多个最具有代表性的建模实例，辅以框图和详细注释帮助读者理解程序，学习典型电路单元的建模方法。附录给出了Verilog HDL所有关键词的标准用法及其技巧和注意事项。

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan

• 606 0_ |a 程序设计 |A Cheng Xu She Ji

• 610 0_ |a VHDL语言 |A Vhdl Yu Yan

• 690 __ |a TP312VH |v 4

• 701 _0 |a 王伟 |A wang wei |c (计算机) |4 编著

• 801 _0 |a CN |b WXCSXY |c 20130630

• 905 __ |a WXCSXY |d TP312VH/5