机读格式显示(MARC)

• 000 01583nam 2200325 450

• 001 0000580655

• 005 20220815153200.0

• 010 __ |a 978-7-111-57575-7 |d CNY99.00

• 100 __ |a 20220420d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL与FPGA数字系统设计 |A Verilog HDL yu FPGA shu zi xi tong she ji |f 主编罗杰

• 205 __ |a 第2版

• 210 __ |a 北京 |c 机械工业出版社 |d 2022.3

• 215 __ |a XIII, 444页 |c 图 |d 24cm

• 225 2_ |a 电子与嵌入式系统设计丛书 |A dian zi yu qian ru shi xi tong she ji cong shu

• 300 __ |a 华中科技大学全国大学电子设计竞赛培训教材

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA课程教学要求，以提高数字系统设计能力为目标，介绍数字逻辑设计和Verilog HDL建模的基础知识。全书以Quartus Prime 18.1和ModelSim 10.5b软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的Verilog设计为重点，通过各种设计示例阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。本书不仅注重基础知识的介绍，而且力求向读者系统地讲解Verilog HDL在数字系统设计方面的实际应用。

• 333 __ |a 本书可用作高等学校电气信息类专业的本、专科学生参加全国大学生电子设计竞赛教材或教学参考书，也可以作为学习EDA技术、数字系统设计或电子技术的参考书。

• 410 _0 |1 2001 |a 电子与嵌入式系统设计丛书

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP312 |v 5

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 罗杰 |A luo jie |4 主编

• 801 _0 |a CN |b 江苏新华 |c 20220401

• 905 __ |a WXCSXY |d TP312/2197=2