- 题名/责任者:
- System Verilog硬件设计:RTL设计和验证/(印) 瓦伊巴夫·塔拉特著 孙健, 魏东译
- 出版发行项:
- 北京:科学出版社,2024
- ISBN及定价:
- 978-7-03-078383-7/CNY78.00
- 载体形态项:
- xiv, 268页:图;26cm
- 其它题名:
- RTL设计和验证
- 丛编项:
- 数字IC设计工程师丛书
- 个人责任者:
- 塔拉特 (Taraate, Vaibbhav) 著
- 个人次要责任者:
- 孙健 译
- 个人次要责任者:
- 魏东 译
- 学科主题:
- 硬件描述语言-程序设计
- 中图法分类号:
- TP312
- 相关题名附注:
- 英文题名原文取自版权页
- 责任者附注:
- 瓦伊巴夫·塔拉特,“1 Rupee S T”的企业家和导师。
- 提要文摘附注:
- 本书侧重于使用SystemVerilog编写高效的RTL代码, 通过大量示例代码展示如何使用SystemVerilog进行硬件设计和验证。全书共分15章, 内容包括SystemVerilog的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。
全部MARC细节信息>>